Siemens Questa Advanced Simulator是Questa验证解决方案的核心模拟和调试引擎,能够在综合的高级验证平台上,降低验证复杂FPGA和SoC设计的风险。Questa Advanced Simulator能实现业界领先的性能和容量,以最具侵略性并全局的编译和模拟优化算法对SystemVerilog和VHDL进行操作。这套软件不受设计语言和结构的影响,能自动或手动以并行方式分割设计,同时维护一个单一的数据库以供调试和覆盖。
Questa Advanced Simulator的核心功能表现在高性能和大容量的多语言引擎上。通过利用其先进的算法,Questa Advanced Simulator可以帮助用户提高SystemVerilog和混合VHDL/SystemVerilog RTL模拟性能,达到十倍的提速效果。这种强劲的性能和卓越的算法优势,让它在行业内的对手中脱颖而出,为用户提供高效的服务。
与此同时,Questa Advanced Simulator同样擅长于测试平台自动化。此项功能可以帮助用户自动创建具有高复杂度的输入刺激,使SystemVerilog或SystemC Verification (SCV)库结构成为可能,功能覆盖率也更能准确地反映出自动产生的刺激所触及到的功能。简而言之,Questa Advanced Simulator帮助客户克服验证复杂FPGA和SoC设计的挑战,使模拟检查和验证过程更加顺畅无阻。
高级Verilog模拟器
Questa高级仿真器通过针对SystemVerilog和VHDL的非常激进的全局编译和仿真优化算法,实现了行业领先的性能和容量。
高性能和高容量
行业领先
使用其先进的算法,Questa高级仿真器可以帮助您将SystemVerilog和混合VHDL/SystemVerilog RTL仿真性能提高10倍。
高性能和多语言引擎
多核仿真
Questa高级仿真器支持所有设计语言和结构,并自动或手动对设计进行分区以并行运行,同时维护单个数据库进行调试和覆盖。
自动刺激生成
Questa高级仿真器支持业界最全面的测试台自动化解决方案,能够使用SystemVerilog或SystemC验证(SCV)库结构自动创建复杂的输入激励,并将这些形式的激励生成与功能覆盖相结合,以识别自动生成的激励所执行的功能。
评论(0)